Reduced instruction set computer

Izvor: Wikipedia

Reduced instruction set computer ili RISC je procesor sa smanjenim skupom naredbi. Većina novih procesora je bazirani na RISC arhitekturi u samoj svojoj jezgi, no takvi procesori prevode CISC instrukcijski set u RISC kako bi se postigla veća brzina izvršavanja. Prvi takvi procesori datiraju iz doba Pentiuma I.

Filozofija RISC-a svodi se na:

  • stvaranje procesora s manjim opsegom naredbi
  • povećanjem broja registara dostupnim CPU
  • stavljanjem cache memorija na CPU
  • korištenje tzv. pipelining-a koji omogućuje izvršavanje više naredbi unutar jednog otkucaja unutarnjeg sata CPU-a

Povijest razvoja[uredi - уреди]

Primjeri RISC središnjih jednica[uredi - уреди]

Poveznice[uredi - уреди]